SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent Number:

JP2000058818

Publication date:

2000-02-25

Inventor(s):

NAKAMURA RYOICHI

Applicant(s):

NEC CORP

Requested Patent: JP2000058818

Application Number: JP19980218037 19980731

Priority Number(s):

IPC Classification:

H01L29/78; H01L21/28

EC Classification:

Equivalents:

JP3191287B2

Abstract

PROBLEM TO BE SOLVED: To prevent leak current in a drain side end in MOSFET having the gate electrode of two layer structure through the use of tungsten and the like on an upper layer. SOLUTION: A silicon substrate 1 is etched/removed to a prescribed depth at the periphery of a gate electrode, and an oxide film thick part is formed at the end part of a gate oxide film 2. The film thickness of the gate oxide film at the end is set to 1.4-3.0 times as large as the thickness of a center part. The gate electrode is set to two layer structure formed of phosphorus dope polysilicon 3 and WSi4.

Data supplied from the esp@cenet database - I2

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出類公開番号

特期2000-58818

(P2000-58818A)

(43)公開日 平成12年2月25日(2000.2.25)

(51) Int.Cl.[†]

政別記号

FI

テーマコート(参考)

HO1L 29/78

21/28

301

H01L 29/78

301G 4M104

21/28

301D 5 F 0 4 0

301T

筹资游求 有 (請求項の数14 OL (全 11 頁)

(21) 出願番号

特顯平10-218037

(22)出頭目

平成10年7月31日(1998.7.31)

(71) 出版人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 中邑 良一

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100070219

弁理士 若林 忠 (外4名)

Fターム(参考) 4M104 AA01 BB01 BB36 BB40 CC05

- DD13 FF06 FF13 FF14 CC09

· HH16

5F040 DA00 DC01 EC01 EC04 EC07


EC12 EC13 EC19 ED09 EF01

FC23

半導体装置およびその製造方法 (54) 【発明の名称】 (57)【芸約】

【課題】 上層にタングステン等を用いた2層構造のゲ ート電極を有するMOSFETにおいて、ドレイン側端 部におけるリーク電流の発生を防止すること。

【解決手段】シリコン基版1をゲート電極周辺において 所定深さまでエッチング除去し、ゲート酸化限2の端部 に酸化限厚限部を形成する。端部におけるゲート酸化限 の秩厚は、中央部の厚みの1、4~3、0倍とする。ゲート電極は、たとえばリンドープポリシリコン3、WS i 4からなる2層構造とする。



- 1 シリコン基板
- 2 ゲート酸化粧
- 3 リンドープポリシリコン
- 4 WSi 5 シリコン酸化膜
- 6 茲敦層

【特許請求の範囲】

(請求項 1) シリコン基板と、該シリコン基板上にゲート酸化膜を介して設けられたゲート電極と、該ゲート電極の両脇に形成されたソース積極およびドレイン積短とを有し、該ゲート電極は多語品シリコンからなる下層部と金属材料からなる上層部とを有し、前記ゲート電極のゲート長方向中央部における前記ゲート酸化膜内膜原向端部における前記ゲート酸化膜内膜厚は、前記ゲート最大方向中央部におけるゲート酸化膜の膜厚は、前記ゲート最大方向中央部におけるゲート酸化膜の関厚の1、4~3、0倍であることを特徴とする半導体装置。

【請求項 2】 前記ゲート電極の前記上層部は、タングステン、銅、タングステンシリサイド、チタンシリサイド、モリブデンシリサイド、およびコバルトシリサイド

からなる群から選ばれるー種または二種以上の材料からなることを特徴とする詩求項 1に記載の半導体装置。 【請求項 3】 前記ゲート電極の周囲部で前記基板が所 定漢さまで除去されていることを特徴とする請求項 1ま たは2に記載の半導体装置。

【請求項 4】 前記ゲート電極を埋め込むように形成された層間絶縁限をさらに有し、前記層間絶縁限の所定館所に、前記ゲート電極と離間して内壁がシリコン酸化限で関われたコンタクトホールが形成され、前記ゲート電極と前記コンタクトホールとの間にドレイン領域を有する半導体装置であって、下記式(1)または(2)を満たすことを特徴とする請求項 1乃至3いずれかに記載の半導体装置。

(1)
$$x > -3 \times T_{\infty} + 20 \times \sqrt{2.29 \times \left(\frac{T_{\infty}}{10}\right)^{2} + 3.26 \times \frac{V_{00}}{N_{D} \times 10^{-16}}}$$

$$x > \sqrt{\frac{0.226T}{N_{D} \times 10^{-16}} \times \left(18 + \ln \frac{N_{D}}{10^{11}}\right)}$$
(2)

(前記シリコン酸化楔と前記シリコン基板とが接する部分のゲート電極側の端部と、前記ゲート酸化楔の前記コンタクトホール側の端部との距離を×(nm)、前記ゲート電極と前記ドレイン領域との間の電圧をVOG(V)、前記ドレイン領域の不純物濃度をNO(cm−3)、前記半降二、体装置の使用温度をT(K)とする。)

(請求項・5) (A) シリコン基板表面にシリコン酸化 既、多結晶シリコン膜、および、金属シリサイド膜もし くは金属膜をこの順で形成する工程と、(B) ゲート電 極形成箇所にマスクを設けた後、前記シリコン酸化膜、 今結晶シリコン膜、および、金属シリサイド膜もしくは 金属膜の不要箇所をエッチングにより除去してゲート電 極を形成し、さらに前記基板を所定深さまでエッチング する工程と、(C)酸素を含む雰囲気下で加熱処理を行 う工程とを含むことを特徴とする半導体装置の製造方 注

(請求項 6) (B)の工程で、前記シリコン基板を1~10nmエッチングすることを特徴とする請求項 5に記載の半導体装置の製造方法。

【請求項 7】 (C) の工程で、前記加熱処理により、前記ゲート電極のゲート長方向端部において、前記シリコン酸化膜を、前記ゲート長方向中央部での膜厚の1.4~3.0倍の膜厚となるまで成長させることを特徴とする請求項 53またはらに記載の半導体装置の製造方法。【請求項 8】 (C) の工程で、前記加熱処理を750~850℃の温度で行う請求項 5万至7いずれかに記載の半導体装置の製造方法。

【請求項 9】 (A)シリコン基板表面にシリコン酸化 賊、多結晶シリコン膜、および、金属シリサイド膜もし くは金属膜をこの頃で形成する工程と、(B) 前記シリコン酸化膜、多結晶シリコン膜、および、金属シリサイド膜もしくは金属膜の不要箇所を除去してゲート電極を形成する工程と、(C)酸素を含む雰囲気下で第一の加熱処理を行い前記ゲート電極周囲部の基板表面にシリコン熱酸化膜を形成した後、このシリコン熱酸化膜を除去する工程と、(D)酸素を含む雰囲気下で第二の加熱処理を行う工程とを含むことを特徴とする光準体装置の製、造方法。

【請求項 10】 (C)の工程で、前記シリコン無酸化で 膜の膜厚を2~20nmとすることを特徴とする請求項 : 3 9に記載の半導体装置の製造方法。

【請求項 11】 (○)の工程を複数回行い、除去した 前記シリコン無酸化膜の合計の厚みを2~20nmとす。 ることを特徴とする請求項 9に記載の半導体装置の製造。⇒ 方法。

【請求項 12】 (D)の工程で、前記第二の加熱処理により、前記ゲート電極のゲート長方向端部において、前記シリコン酸化機を、前記ゲート長方向中央部での限厚の1.4~3.0倍の限厚となるまで成長させることを特数とする請求項 9乃至11いずれかに記載の半導体装置の製造方法。

【請求項 13】 (D)の工程で、前記第二の加熱処理を750~850での温度で行う請求項 9乃至12いずれかに記載の半導体装置の製造方法。

【請求項 14】 前記金属シリサイド映もしくは金属映は、タングステン、銅、タングステンシリサイド、チタンシリサイド、モリブデンシリサイド、およびコパルトシリサイドからなる群から選ばれる-種または二種以上の材料からなることを特徴とする請求項 5万至13いず

れかに記載の半導体装置の製造方法。

(発明の詳細な説明)

[0001]

【発明の属する技術分野】本発明は、タングステンなど の金属材料を用いたゲート電極を有する半導体装置およ びその製造方法に関する。

[0002]

【従来の技術】近年、素子の高速化に対する要請に対応 ずべく、MOSFETにおいてゲート電極を2層構造と する手法が広く用いられるようになってきている。図1 1は、その一例を示すものである。このMOSFET は、シリコン茎板 1上にゲート酸化膜 2を介してゲート 電極が設けられている。ゲート電極は、リンドープポリ シリコン3からなる下層部と、WSi (タングステンシ リサイド) 4からなる上層部とを有している。ゲート電 極をこのような2層構造とすることにより、ゲート電極 が低抵抗化し、素子の高速化を図ることが可能となる。 【OOO3】以下、従来のMOSFETの製造方法につ いて図12を参照して説明する。

【0004】まず、热酸化によりシリコン基板表面にゲ ート酸化膜となる膜厚10nm程度のシリコン酸化膜2 を形成する。次いでその上に、リンドープシリコン3、 WSi4をCVD法により成敗する。 映厚はそれぞれ1 00 n m程度とする。つづいてこれらの不要箇所を除去してゲート電極形状にパターニングする(図12 (a)).

【0005】次に酸素を含む雰囲気下で加熱処理を行 い、側面にシリコン酸化膜5を形成する(図12 (b)) · 加熱処理の条件は、たとえば雰囲気温度80 ○℃、処理時間40分とする。この条件は、表面が平坦 なシリコン基板を処理したときに秩厚5nmの無酸化粧 か形成される条件である。

(0006)つづいてイオン注入を行って拡散層 6を形 。成する(図12(c))。 : 演 【0007】

・ (発明が解決しようとする課題) ところが上記従来技術では、ゲート電極のドレイン側端部においてGIDL | Cate Induced Drain Leakage Current) とよばれるリ ーク電流が発生し、問題となっていた。これは、ゲート **奄極端部において電界の集中が起こるため、トンネル現** 象に起因するリーク電流が発生するというものである。 【ロロロ8】 このGIDLの発生は、従来のポリシリコ ン(多結晶シリコン) のみからなる単層構造ゲート電極 を有するMOSFETではあ まり問題となっていなかっ た。この理由について以下説明する。ポリシリコンゲー トを有するMOSFETでは、ゲート電極形成後、側面 部の酸化工程で、比較的強い酸化条件、たとえば、表面 が平坦なシリコン基板を処理したときに映厚 10 n m程 度の無酸化膜が形成される条件で酸化を行うことが可能 であった。これは、このような強い酸化条件で酸化を行

っても、通常、ポリシリコンが異常酸化等により損傷を 受けることはないからである。このため側壁にパーズビークが成長し、結果としてゲート端部に酸化陕の厚陕部 が発生していた(図10)。この厚膜部の存在により、 ゲート電極端部における電界集中が緩和されるのでGI

D Lが発生しにくくなっていたのである。 【O D O 9】ところが、上層にタングステン等を用いた 2層構造のゲートとした場合は、ポリシリコンゲートのように強い酸化条件で酸化を行うことはできない。強い 酸化条件で酸化を行うと、上層のタングステン等が異常 酸化をおこすためである。 したがって、ゲート電極側面 部の酸化工程は弱い酸化条件、たとえば、表面が平坦な シリコン基板を処理したときに秩厚5mm程度の熱酸化 膜が形成される条件を選択する必要がある。 このような 条件では、ゲート側壁にバーズピークがわずかしか成長 せず、ゲート端部において十分な酸化膜厚膜部が発生し ない(図12(b)囲み部)。 このためゲート電極端部 に電界集中が起こり、GIDLの発生が問題となる。な お、RTA(Rapid Thermal Annealing)によりゲート 嬬部の酸化膜厚膜部を形成する方法も考えられるが、エ 程が煩雑化する。

【ロロ10】近年、素子の微細化に伴ってゲート酸化膜 が薄膜化される傾向にあるが、GIDLの発生はゲート 酸化膜の平均厚みが薄いほど著しくなり、20nm以 下、特に10mm以下の場合に顕著となる。

・【ロロ11】くわえて、衆子の微細化に伴いゲート電極 とコンタクトホール間の距離が短くなるにつれ、GID Lの問題は一層顕著となる。コンタクトホールの内壁に は、通常、ノンドープシリコン(以下、「NSG膜」と 称す)等からなる側壁酸化膜を設け、ホールに埋め込ま れた金属膜とゲート電極との短絡を防止している。とこ ろが、このNSG膜は、基板と接触する部分の近傍にお いて界面準 位を発生させる。ドレイン領域中にこのよう な界面準 位が生じると、トンネル現象に起因するGID

Lが一層発生しやすくなるのである。 【OO12】以上のように、赤子の微細化に伴って、上 記GIDLの問題への対策は従来にまして強く望まれて

【0013】本発明は上記事情に鑑みてなされたもので、 あ り、上層にタングステン等を用いた2層構造のゲート。 電極を有するMOSFETにおいて、ドレイン側端部に おけるリーク電流(GIDL)の発生を防止することを 目的とする.

[0014]

【課題を解決するための手段】上記課題を解決する本発 明によれば、シリコン基板と、該シリコン基板上にゲー ト酸化膜を介して設けられたゲート電極と、該ゲート電 極の両脇に形成されたソース領域およびドレイン領域と を有し、該ゲート電極は多結晶シリコンからなる下層部 と金属材料からなる上層部とを有し、前記ゲート電極の

ゲート長方向中央部における前記ゲート酸化膜の膜厚は10nm以下であり、前記ゲート電極のゲート長方向端部における前記ゲート酸化膜の膜厚は、前記ゲート長方向中央部におけるゲート酸化膜の膜厚の1.4~3.0倍であることを特徴とする半導体装置が提供される。(0015)本発明は、ゲート酸化膜の中央部の膜厚が10nm以下であるのに対し、ゲートを化膜の端部の膜厚が中央部の1.4~3.0倍となっている。このため、ゲート端部のドレイン領域との境界において電界の

厚が中央部の1.4~3.0倍となっている。このため、ゲート端部のドレイン領域との境界において電界の集中を揺和し、リーク電流を効果的に防止することができる。またゲート電極が金属材料からなる上層部を有するため優れた応答性が得られる。

【0016】ここでゲート酸化膜の「中央部」とは、基 板表面に形成されるチャネル層とゲート電極との間に挟 まれた部分であって、ゲート酸化膜の中央付近の領域を いう。また、ゲート酸化粧の「蠕部」とは、上記「中央部」を除く領域をいう。たとえば図1の半導体装置では、中央部の矢印で示した膜厚を10nm以下とし、囲み部の矢印で示した膜厚を中央部の1.4~3.0倍とする。

【〇〇17】また本発明によれば、上記半路体装置において、前記ゲート電極を埋め込むように形成された層間 結縁限をさらに有し、前記層間絶縁限の所定留所に、前記ゲート電極と離間して内壁がシリコン酸化限で覆われたコンタクトホールが形成され、前記ゲート電極と前記コンタクトホールとの間にドレイン領域を有する半路体装置であって、下記式(1)または(2)を満たすことを特徴とする半路体装置が提供される。

[0018]

$$(3) = x > -3 \times T_{sc} + 20 \times \sqrt{2.29 \times \left(\frac{T_{sc}}{10}\right)^{2} + 3.26 \times \frac{V_{oc}}{N_{o} \times 10^{-18}}}$$

$$(1)$$

$$x > \sqrt{\frac{0.226T}{N_{o} \times 10^{-18}}} \times \left(18 + \ln \frac{N_{o}}{10^{18}}\right)$$

$$(2)$$

(前記シリコン酸化脚と前記シリコン基板とが接する部分のゲート電極側の端部と、前記ゲート酸化脚の前記コンタクトホール側の端部との距離を×(n m)、前記ゲート酸化脚の端部の脚厚をTox(n m)、前記ゲート電極と前記ドレイン領域との間の電圧をVOG(V)、前記ドレイン領域の不純物温度をND(c m-3)、前記半導体装置の使用温度をT(K)とする。)

【〇〇19】ゲート電極に近接してコンタクトホールが設けられた半導体装置では、GIDL発生の有無は、ゲート酸化膜の膜厚のみならず、ゲート電極とコンタクトホール側端部との距離によっても影響を受ける。前述のように、ホール側盤の酸化膜によりドレイン領域中に界面準位が発生するからである。本発明は、ゲート酸化部の端部膜をあまびゲート電極ーコンタクトホール側端部との距離がGIDLのしきい値に及ぼす影響を明らかにし、これらの関係を規定したものである。本発明によればGIDLをより効果的に防止し、GIDLのしきい値を向上させることができる。

【0020】また本発明によれば、(A)シリコン基板表面にシリコン酸化限、多語品シリコン限、および、金属シリサイド限もしくは金属節にマスクを設けた後、耐記シリコン酸化限、多語品シリコン限、および、金原シリサイド限もしくは金属限の不要節所をエッチングにより除去してゲート電極を形成し、さらに前記基板を所定深さまでエッチングする工程と、(C)酸素を含む雰囲気下で加熱処理を行う工程とを含むことを特徴とする半導体装置の製造方法、が提供される。

【0021】この半導体装置の製造方法によれば、

(日)の工程でゲート電極周辺の基板を所定深さまでエッチングするため、ゲート酸化限の下側に位置する部分がゲート電極側面に露出する。これにより(C)の工程の加熱処理を行う際、ゲート電極側面においてゲート般で限め下部からも酸化が進行し、バースゲークが成する。これによりゲート酸化限の端部に厚限部を形成することができる。この半導体装置の製造方法では、ゲート酸化限の端部の限厚は、基板のエッチング量を調整することで特容に制御することができる。

【ロロ22】この半導体装置の製造方法において、

(B) の工程で、基板を1~10nmエッチングすることが好ましく、2~5nmエッチングすることがさらに好ましい。エッチング全が1nm未満ではゲート電極側面露出部分の面検が小さく、ゲード酸化脱端部の限厚を充分に厚くすることができない場合がある。10nmを超えるとゲート酸化脱端部の限厚が厚くなりすぎて素子効率の低下をもたらす場合がある。

【0023】また、(C)の工程で、加熱処理により、ゲート電極のゲート長方向端部において、シリコン酸化既を所定の既厚になるまで成長させることが好ましい。すなわち、好ましくは中央部の1.4~3.0倍、さらに好ましくは2.0~2.5倍となるまで成長させる。このシリコン酸化既はゲート酸化跌端部に相当し、この既厚を上記範囲とすることにより、リーク電流を効果的に防止することができる。

【0024】また、(D)の工程で、加熱処理を750~850℃の温度で行うことが好ましい。このような温度範囲とすることによりゲート酸化膜端部の膜厚を通切な値に制御することができる。

【0025】また本発明によれば、(A)シリコン萎板表面にシリコン酸化膜、多結晶シリコン膜、および、金属シリサイド膜もしくは金属膜をこの頂で形成する工程と、(B)対記シリコン酸化膜、多結属膜の不要留所を除よび、金属シリサイド膜もしくは金属膜の不要留所を除去してゲート電極を形成する工程と、(C)酸素を含む部の基板表面にシリコン熱酸化膜を形成した後、この雰囲気下で第二の加熱処理を行い対応した後、この雰囲気下で第二の加熱処理を行い対応した後、この雰囲気下で第二の加熱の理を除去する工程と、(D)酸素を含む変更を下で第二の加熱で表面に変更がある生態を含むことを特徴とする半等体装飾の製造方法、が提供される

【0026】本発明の半導体装置の製造方法は、ゲート酸化膜の端部の膜厚をさらに精密に制御することができる。(C)の工程において加熱条件の調整によりシリコン無酸化膜の膜厚を容易に制御できるからである。 【0027】この半導体装置の製造方法において、

(C) の工程で、シリコン熱酸化膜の限厚を2~20 nmとすることが好ましい。(C) の工程を複数回行い、除去したシリコン熱酸化膜の合計の厚みを2~20 nmとすることもできる。シリコン熱酸化膜の膜厚は、基版エッチング量を側面露出部分の面核が小さく、ゲート酸化膜端部の膜厚を充分に厚くすることができない場合がある。20 nmを超えるとゲート酸化膜端部の膜厚を充分に厚くすることがある。20 nmを超えるとゲート酸化膜端部の膜厚がある。なりすぎて素子効率の低下をもたらす場合がある。なお、シリコン熱酸化膜の膜厚をより精密に制御するとめには、(C) の工程における1回の熱酸化でシリコン熱酸化膜の膜厚を2~5 nmとすることがさらに好ましい。

【0028】また、(D)の工程で、加熱処理により、ゲート電極のゲート長方向端部において、シリコン酸化 膜を所定の膜厚になるまで成長させることが好ましい。すなわち、好ましくは中央部の1.4~3.0倍、さらに好ましくは2.0~2.5倍となるまで成長させる。のシリコン酸化膜はゲート酸化膜端部に相当し、この 膜厚を上記範囲とすることにより、リーク電流を効果的に防止することができる。

【0029】また、(D)の工程で、加熱処理を750~850℃の温度で行うことが好ましい。このような温度範囲とすることによりゲート酸化膜端部の膜厚を適切な値に制御することができる。

[0030]

5

【発明の実施の形態】本発明の半導体装置において、金属材料とは、タングステン、アルミ等の金属のみならず、タングステンシリサイド等の金属シリサイドも含む。たとえば、タングステン、銅、タングステンシリサイド、チタンシリサイド、モリブデンシリサイド、およびコバルトシリサイドからなる群から遺ばれる一種または二種以上の材料を用いることができる。このようなこと科を用いることによりゲート電極の低抵抗化を図ること

ができる。

【0032】本発明の半導体装置の製造方法において、金属シリサイド取もしくは金属限は、たとえばタングステン、銅、タングステンシリサイド、チタンシリサイド、およびコバルトシリサイドからなる群から選ばれる一種または二種以上の材料からなることが好ましい。このような材料を用いることによりゲート電性の低低抗化を図ることができる。

【0033】以下、本発明の好ましい実施の形態について説明する。

【0034】 (第1の実施の形態) 本発明の第1の実施の形態について図1を参照して説明する。図1の半導体・学校・サート電子が設けられている。グートを限と、サートではは、サートを収り、サートではなり、サートではないででは、サートではおよびからないでは、サートではおよびがよりでは、サートではおよびが出ている。ゲートではおよびが出ている。ゲートでは、サートではおよびが出ている。ゲートでは、サートでは、サートでは、サートでは、サートでは、サートでは、サートを対して、サートを対してものでは、サートを対して、サートを対してものでは、サートを対してものでは、サートを対してものでは、サートを対してものでは、サートを対してものでは、サートを対して、サートを対しては、サートを対して、サートを対してものでは

【〇〇35】 (第2の実施の形態) 本発明の第2の実施の形態について図2を参照して説明する。図2の半導体装置は、シリコン基板1上にゲート酸化限2を介して、ゲート電極が設けられている。ゲート電極は、リンドープポリシリコン3からなる下層部と、WS: (タングステンシリサイド) 4からなる上層部とを有している。基板表面近傍には拡散層5が設けられ、ゲート電極および

シリコン基板 1 の表面には、シリコン酸化限 5 が形成さ れている。そして、ゲート電極を埋め込むように層間絶 録膜8が形成され、層間絶縁膜8にはゲート電極と近接 してコンタクトホール 1 口が形成されている。コンタク トホール10の内壁にはNSG膜9が形成されている。 【0035】このようにゲート電極に近接してコンタク トホールが設けられ、その内壁にCVD法によるNSG 膜が形成された半導体装置では、上記NSG膜と萎板と が接する箇所において界面準 位が発生する。このためG IDL発生の有無は、ゲート酸化膜の膜厚のみならず、 ゲート電極とコンタクトホール端部との距離(図中の x) によっても影響を受ける。具体的には、ゲート電極 直下から横方向に延在する空乏層が、上記シリコン酸化 膜と基板とが接する箇所まで達する場合、界面準 位の影 等によりG I D L が発生しやすくなる。 【0037】 したがって、図2のような半導体装置で

は、ゲート電極端部におけるゲート酸化膜の膜厚(図中のTox)、およびゲート電極とコンタクトホール端部との距離(図中の×)が、GIDL発生の有無を決定する要因となる。

【〇〇38】 そこで、本実施形態では、ゲート酸化膜の 端部膜厚およびゲート電極 - コンタクトホール側端部と の距離がGIOLのしきい値に及ぼす影響を明らかに し、これらの関係を最適化している。

【0039】本実施形態では、ゲート酸化膜2の端部の 膜厚は中央部の1、4~3、0倍、好ましくは2、0~ 2、5倍としている。一方、ゲート酸化膜の中央部の膜 厚は10nm以下としている。

【0040】また、図中に示す×とてoxは、下記式 (1)または(2)を満たす。 【0041】

$$x > -3 \times T_{ex} + 20 \times \sqrt{2.29 \times \left(\frac{T_{ex}}{10}\right)^{2} + 3.26 \times \frac{V_{DG}}{N_{D} \times 10^{-18}}}$$

$$x > \sqrt{\frac{0.226T}{N_{D} \times 10^{-18}}} \times \left(18 + \ln \frac{N_{D}}{10^{18}}\right)$$
(2)

【0042】×は、NSG膜9とシリコン基板表面の拡散層6とが接する部分のゲート電極側の端部と、ゲート酸化膜2のコンタクトホール側の端部との距離である。Toxは、ゲート酸化膜の端部の限厚である。また、ゲート電極とドレイン領域との間の電圧をVOG(V)、ドレイン領域の不純物温度をNO(cm-3)、半導体装置の使用温度をT(K)とする。

【0043】上記の式 (1) または (2) を済たすよう に半導体装置を設計することにより、コンタウトホール

171

をゲート電極と近接して設けた場合にもリーク電流の発生を効果的に防止することができる。これにより、素子の微細化に対する要請に応えつつ、リーク電流の発生が抑制された所圧特性に優れる半導体装置が提供される。 【ロロ44】上記の式(1)、(2)は以下のようにして導かれる。ゲート電極道下に広がる空乏層の幅しば、下記式(3)により与えられる。

$$L = \frac{-T_{\omega} \varepsilon_{s}^{N} + \sqrt{T_{\omega}^{2} \varepsilon_{s}^{2} + \frac{2 \times 10^{12} \times \varepsilon_{s} \varepsilon_{s} \varepsilon_{\omega}^{2}}{q N_{D}} \times V_{DG}}}{\varepsilon_{\omega}}$$

【0046】ここで、×(コンタクトホールーゲート間距離)の値が、空乏層の広がりよりも大きければ、すなわち×>しであればGIDLの発生頻度を著しく低減することができる。この不等式に上記(3)式を代入し、さらに以下の数値を代入することによって上記(1)式が得られる。

 $\epsilon 0 = 8.854 \times 10 - 12 [F/m]$

εs=11.8

 $\varepsilon 0X = 3$. 9 q = 1. 602 x 10-19 [C]

(0047) また、空乏層近似によれば、空乏層の広が りには上限があり、その値 Lmaxは、下記式(4)で与 えられる。

[0048]

(数5)
$$L_{\text{MAX}} = \sqrt{\frac{4\xi_{F}}{2} \times \frac{kT}{2} \ln \frac{N_0 \times 10^6}{3}} \times 10^6 \quad (4)$$

【〇〇49】この Lmax よりも×の方が大きければ、すなわち、×> Lmaxであ ればGIDLの発生頻度を著しく低減することができる。

【0050】この不等式に上記(4)式を代入し、さらに以下の数値を代入することによって上記(2)式が得られる。

 $\varepsilon 0 = 8.854 \times 10^{-12} [F/m]$

es= 1 1. 8

 $k = 1.38 \times 10^{-23} [J/K]$

ni= 1, 5×1016 [m-3]

 $q = 1.602 \times 10-19[C]$

【0051】以上のように、式(1) または(2) を満

たせば、GIOLが防止される。

【0052】図3は、ゲート電極端部におけるゲート酸化期の厚みと、空芝屋の幅との関係についてシミュ電・ションを行った結果を示す。ドレイン・ゲート間の電圧は、20および30とした。図中、白皮き三角で示した点は、ND=1×1018cm-3としたをのシミュレーション結果である。GIDLの発生を防止するには、図2におけるケート電極ーコンタクトホール側端部との距離×で、空芝屋の帽よりも大きくすればよい。したがったよびゲート電節の酸化財の財料での窓路は、GIDLの対する領域内に入るように設計すれば、GIDLの発生を効果的に防止することができる。

【実施例】(第1の実施例)本発明の第1の実施例について図4、5を参照して説明する。

【0055】ます図4のように、無酸化によりシリコン 基板表面にゲート酸化膜となるシリコン酸化膜2を膜厚 / * 10 n m程度形成した。次いでその上に、リンドーブポー (**リシリコン3、WS)4を、それぞれ、CV O法により ・ 膜厚100 n mとして成膜した(図4(e))。

17

5

「(0055) つづいてシリコン酸化映 2、リントーブボーツシリコン3およびWSi4をパターニングしてゲート・電極を形成した。ゲート長は0、3 μ m とした(図4(b))。

○【0057】 次に、ゲート電極が設けられた位置を除い ○で、ゲート電極周囲部のシリコン基板 1 を3 n m ドライ エッチングした(図 4 (c))。

【0058】この状態で加熱処理を行った。加熱処理の条件は、雰囲気温度800で、処理時間40分とした。この条件は、表面が平坦なシリコン基板を処理したときに関身5nmの無酸化以コン酸化供が形成される条件である。この無酸化により全面にシリコン酸化供が成されるが、このとき、ゲート端部においてゲート酸化限2の厚限部が生じる(図5(d))。これは、前の工程でゲート電極周辺のシリコン基板1をエッチングにより掘り下げてい

るたの、これにより露出したゲート電極側面からの酸化が進み、ゲート酸化膜2の上部および下部にバーズビークが発生するたのである。この点、従来技術においては、図 6 囲み部のように、ゲート酸化膜2の上部にしかバーズビークがほとんど発生しない。ゲート酸化膜2の下部のボリシリコンが露出していないため、この部分で酸化が進行しないからである。

【ロロ59】その後、イオン注入により拡散層5を形成し、MOSFETを完成した(図5(e))。なお、シリコン酸化限5の形成とイオン注入を行う順序は、逆にしてもよい。

【0050】完成したMOSFETについてSEMによる断面観察を行ったところ、ゲート電極端部におけるシリコン酸化膜の厚みは14mmであることが確認された。また、WSi4の異常酸化は認められなかった。

【0061】本実施例の方法によれば、WSiの異常酸化が起こらないような比較的弱い酸化条件でも、ゲート酸化限2の端部に厚限部を発生させることができる。これにより、ゲート端部のドレイン領域との境界において電界の集中を緩和し、リーク電流を効果的に防止することができる。

【0062】本実施例の方法により作製したMOSFE Tをメモリセルトランジスタとして有するDRAMにつ いて、ホールド時間の評価を行った。結果を図りに示 す。図中、Aは側面酸化を行わなずに作製したもの、B は、図12に示した従来方法により側面酸化を行ったも の、Cは本実施例の方法により側面酸化を行ったものを 示す。 B、Cの側面酸化は、いずれも雰囲気温度 B D D ℃、処理時間40分であ り、表面が平坦なシリコン基板 を処理したときに膜厚4 n mの熱酸化膜が形成される系 件とした。両者の相違する点は、Bは図12(b)に示 したように基板をエッチングすることなく側面酸化を行 。 い(条件1)、 Cは、図5(d)に示じたように基板を エッチングしてから側面酸化を行っている(条件2)点。 であ る。ゲート酸化膜中央部の膜厚はA~Cのいずれも 10nmである。一方、ゲート酸化製練部の膜厚は、A は10nm、Bは12nm、Cは14nmである。すな わち、側面酸化により発生したバースピーク由来の酸化 膜厚は、AはOnm、Bは2nm、Cは4nmである。 図に示すように、本実施例の方法(図中C)によれば、 ホールド時間を大幅に改善できることが明らかである。 【0063】 (第2の実施例) 本発明の第2の実施例に ついて図8を参照して説明する。本実施例に示す方法 は、ゲート電極周辺のシリコン基板をエッチングするエ 程が第1の実施例と異なる。

【0064】まず、熱酸化によりシリコン基板表面にゲート酸化膜となるシリコン酸化膜2を膜厚10nm程度形成した。次いでその上に、リンドーブポリシリコン3、WSi4を、それぞれ、CVD法により膜厚100nmとして成膜した(図8(a))。

【0065】つづいてシリコン酸化阱2、リンドープボ リシリコン3およびWS;4をパターニングしてゲート 奄慢を形成した。このとき、エッチングはSi茎板でストップする(図8(b))。 ゲート長は0.3 u mとし

【0055】次に、雰囲気温度800℃、処理時間40 分として第一の加熱処理を行った。この条件は、表面が 平坦なシリコン基板を処理したときに膜厚4nmの熱酸 化膜が形成される条件である。この無酸化により全面に シリコン無酸化膜7が形成される(図8(c))。

【0067】 次にドライエッチングあ るいはウエットエ ッチングによりシリコン熱酸化限プを除去する。これに より、ゲート電極が設けられた位置を除いて、ゲート電 極周囲部のシリコン基板 1 がシリコン熱酸化限 7 の限厚 分の約半分だけエッチングされる。(図8(d))。

【0068】その後、第1の実施例と同様にして第二の 加熱処理を行い、ゲート電極の側面の酸化によりバーズ ビークを発生させた。ついで拡散層6を形成し、MOS FETを完成した。

【0069】本実施例の方法によれば、シリコン熱酸化 膜7の膜厚分の約半分だけシリコン参板1をエッチング することができる。このエッチング量の調整によりゲー ト酸化膜2の下部に形成されるパーズピーク長を制御で きるので、結局、シリコン熱酸化膜での膜厚を調整する ことによってゲート酸化膜2端部の膜厚を制御すること ができる。ここで、シリコン熱酸化膜 7 の膜厚は酸化条件の調整により容易に制御できることから、本実施例の 方法によれば、ゲート酸化阱2端部の秩厚を設計通りに 制御することができる。

【0070】(第3の実施例)上述した第1および第2 の実施例で、ゲート電極周囲部のシリコン基板1をエッ チングした直後(図4 (c)、図8 (d))、ウェット エッチングによりゲート酸化阱2の側面をエッチングし でもよい。エッチング液としては、たとえば希フッ酸 (HF: H20=1:200~1:400) を用いるこ とができる。側面をエッチングし、図9に示すようにゲ ート酸化膜 2が内側に凹んだ形状とすることにより、ゲ 一ト電極側面からの酸化の進行をより促進することがで きる。これにより、ゲート電極上部の金属膜に悪影響を 与えない弱い酸化条件でもゲート酸化膜2の端部の膜厚 を充分に厚くすることができる。

(0071)

 \tilde{y}

【発明の効果】以上説明したように本発明の半導体装置 は、ゲート酸化阱の阱厚を端部において厚くしてるため、ゲート端部のドレイン領域との境界において電界の 集中を緩和し、リーク電流を効果的に防止することがで

きる。またゲート電極の上層部が金属材料からなるた め、優れた応答性が得られる。

【ロロ72】また本発明の半導体装置の製造方法は、ゲ ート電極周辺の基板を所定深さまでエッチングするた め、ゲート電極側面における酸化の進行を促進し、ゲー **ト酸化膜の端部に厚膜部を形成することができる。ゲー** ト酸化膜の端部の膜厚は、茎板のエッチング量を調整す ることで特容に制御することができる。

【ロロ73】また本発明の半導体装置の製造方法におい て、加熱処理によりシリコン熱酸化膜を形成した後、こ のシリコン熱酸化膜を除去することによりゲート電極周 辺の基板を除去する方法をとれば、ゲート酸化粧の端部 の秩序をさらに特容に制御することができる。


「図面の簡単な説明」

- 【図1】本発明の半導体装置の断面模式図である。
- 【図2】本発明の半導体装置の断面模式図である。
- 【図3】ゲート酸化限と空乏層の伸びとの関係を示す図 である。
- 【図 4】本発明の半導体装置の製造方法の工程断面図で ある.
- 【図5】本発明の半導体装置の製造方法の工程断面図で ある.
- 【図 5】本発明の半導体装置の製造方法の工程断面図で
- 【図7】本発明の半導体装置および従来技術に係る半導 体装置のホールド時間評価結果を示す図である。
- 【図8】本発明の半導体装置の製造方法の工程断面図で ある。
- 【図9】本発明の半導体装置の製造方法の工程断面図で ある.
- 【図 1 0】従来の半導体装置の断面模式図であ
- 【図 1 1】従来の半導体装置の断面模式図であっる。
- 【図 1 2】従来の半導体装置の製造方法の工程断面図で ある. 1976年,新年度1746


......

【符号の説明】


- 1 シリコン基板
- ゲート酸化阱
- 3 リンドープポリシリコン
- 4 WSi
- 5 シリコン酸化膜
- 5 拡散層
- 7 シリコン酸化膜
- 8 層間鏡縁跳
- 9 NSG膜
- 10 コンタクトホール




- 1 シリコン基板 2 ゲート硫化原 3 リンドーブポリシリコン 4 WSi 5 シリコン酸化度 6 放散層





- 3 リンドーブポリシリコン 4 WGi 6 拡散層 7 シリコン設化度 8 潜伏地球度 9 NSG膜 10 コンタクトホール






- 1 シリコン基板 2 ゲート強化原 3 リンドーブポリシリコン d WS







- 1 シリコン基板 2 ゲート発化度 3 リンドーブポリシリコン 4 WSi 5 シリコン酸化度 6 拡致層




- 1 シリコン基框 2 ゲート酸化第 3 リンドーブポリシリコン 4 WSI 5 シリコン酸化膜




- A 側面酸化なし 8 側面酸化あり 条件1 C 側面酸化あり 条件2




- シリコン基板
 シリコン酸化原
 リンドーブポリシリコン
 WSi




(d)






- シリコン基板
 ゲート酸化度
 リンドーブポリシリコン
 シリコン酸化度
 拡放層



- 1 シリコン基板 2 ゲート酸化原 3 リンドーブポリシリコン 4 WSi 5 シリコン酸化偶 6 拡散層



- (c)
- 1 シリコン基版 2 ゲート酸化算 3 リンドーブポリシリコン 4 WSI 5 シリニン酸化版 6 拡散層

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☑ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
D/BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.